　　解密振蕩器輸出邏輯,分析其應用技巧
　　石英晶振的輸出邏輯分多鐘,且每一種的性能及特性都不盡相同,且輸出邏輯是有源晶振獨有特性,這是眾所周知的;但是常常在應用過程中沒有重點去關注過這個問題,實際上它對產品的性能也存在極大的影響,甚至是影響設備的性能等等;那么在應用過程中有沒有技巧呢?或者說有沒有什么樣的標準可以參考呢?

　　輸出類型總體可分為兩大類,分別是方波輸出和正玄波輸出,想要應用我們就得對其足夠熟悉,否則一切都只不過是紙上談兵罷了;但是呢由于篇幅的原因,接下來就選取其中幾種常用的輸出類型進行具體說明,如您想要了解更多的話可以聯系咨詢我們.
　　CMOS,HCMOS和LVCMOS都屬于互補金屬氧化物半導體類別.它們是最適合低頻時鐘(通常低于250MHz)的方波數字輸出.這允許在時鐘輸出和芯片輸入之間直接連接.在大多數情況下,可以使用低值串聯電阻器來有效減少信號反饋并保持可靠的信號完整性.還有一些高速和低壓選項可能更適合您的特定需求.
　　PECL輸出經常在高速時鐘分配電路中使用.這是因為PECL具有很高的抗噪能力,能夠在較長的線路長度上驅動高數據速率,并且由于電壓擺幅較大而具有良好的抖動性能.但是,PECL需要高功耗才能運行,這是主要缺點.LVPECL為千兆位以太網和光纖通道的使用奠定了良好的基礎.LVPECL就像LVDS在電氣上一樣,但是提供更大的差分電壓擺幅和稍低的電源效率.LVPECL的輸出可能會帶來挑戰,因為需要端接來發射電壓.同樣,芯片中的差分電路可能具有不同的輸入容差.確保檢查是否正確端接以達到最佳性能.
　　LVDS類似于LVPECL輸出,但是LVDS的功耗較低,并且電壓擺幅較小.LVDS通常用于滿足時鐘分配或背板收發器等高速數據傳輸需求.對于更高的數據速率,通常首選HCSL,CML或LVPECL,但與LVDS相比,它們將需要更多的功耗.其他好處包括降低了對噪聲的敏感性,并且易于在CMOSIC中實現.LVDS的缺點是與PECL相比,其抖動性能降低,但是正在尋求新技術以實現與LVPECL相同水平的抖動性能.
　　大體的話目前市場上較為常用的輸出方式就這幾種,除這幾種之外還有就是正玄波和削頂正弦波;其中CMOS,HCMOS和LVCMOS稱為方波輸出,通常會出現普通有源晶振,壓控晶振,壓控溫補晶振等產品上,而PECL以及LVDS雖也是方波形式的,但是這是一種差分輸出型號,在以前是差分晶振獨有的輸出邏輯,不過如今已經實現在普通有源晶振上搭載這樣的輸出邏輯了,NDK前段時間就推出過一款.
　　通過以上分析我們可得出一下結論:
　　1)因為LVDS輸出在接收器處只需要一個電阻,而LVPECL在發送器和接收器上都需要端接.如果要便于使用的話可以選用LVDS輸出
　　2)LVDS,LVPECL和HCSL具有比CMOS更快的轉換速度,但需要更多的功率.這是針對于那種高頻輸出的產品
　　3)如果想要達到低功耗的目的,并且頻率高于150MHz的話,那么建議選用CMOS或者LVDS.

　　是的,以上三條準則就是這些石英晶振輸出邏輯的應用技巧,基本已經囊括了所有的常用輸出類型,在應用時廣大用戶可按需選擇.

正在載入評論數據...

上一篇：石英振蕩器抖動敏感性到底因何所致,且待下文分析

下一篇：LVPECL差分晶振CPD-033-50-106.250為高Q第三泛音晶體設計

此文關鍵字：振蕩器輸出邏輯晶振輸出類型應用 CMOS輸出振蕩器

肉色欧美久久久久久久免费看-国产免费无遮挡吸乳视频-日韩欧美一区二区三区免费观看-久久国产劲暴∨内射新川-欧洲美女粗暴牲交免费观看

歡迎光臨：康比電子有限公司

技術支持

企業博客

解密振蕩器輸出邏輯,分析其應用技巧

相關資訊

姓名：
郵箱：
正文：